Yosys — 开源综合框架

Yosys 让你可以在本地复现「读 Verilog → 优化 → 写网表」的完整路径，非常适合配合 ABC、nextpnr 等工具搭开源 FPGA/ASIC 实验流。

stars 字段为占位，发布前可更新。